2026 RISC-V 欧洲峰会正在意大利博洛尼亚会议中心举行。会议期间，阿里巴巴达摩院高级技术专家张枫雪代表团队分享了 CPU 负载计数器（Sscpuutil）架构提案。该提案由她与寇博华共同提出，聚焦操作系统调度与能效优化。
随着 RISC-V 在终端、服务器和高性能计算等场景不断拓展，平台启动、运行管理与低功耗控制等基础能力的持续完善，正成为支撑其规模化落地的重要前提。玄铁团队在 RISC-V 平台基础能力与能效管理领域持续深耕，先后在 2025 年欧洲、中国及北美 RISC-V 峰会上分享了相关实践。从基于 UEFI 打通高性能操作系统引导路径，到依托 SBI 接口实现系统级待机（System Standby），再到完成 S3/S4 休眠态的商用落地并适配如意 BOOK 等终端产品，团队逐步构建起覆盖平台启动、系统待机到低功耗运行的全栈能力体系。这不仅完善了 RISC-V 在主流计算场景下的基础软件与能效管理生态，也为后续探索更精细的动态能效优化提供了重要支撑。
在本次欧洲峰会上，团队进一步聚焦 DVFS 场景下的利用率估算失真问题，提出在 RISC-V 架构中引入两个专用的 64 位只读硬件计数器，使操作系统能够直接读取低时延的真实负载信息，从而实现兼顾高性能与高能效的系统优化。面向频率感知调度与负载归一化，ARM 和 x86 等成熟架构已长期采用相关硬件计量能力，并在操作系统能效优化中得到广泛验证。玄铁此次率先在全球 RISC-V 生态中提出双硬件计数器架构提案，为后续在 RISC-V 平台上沿用此类机制、补齐频率不变性支持能力提供了新的架构思路与探索方向。
阿里巴巴达摩院高级技术专家张枫雪在 2026 RISC-V 欧洲峰会 Tech Talk 环节介绍状态敏感计数器的设计思路与应用价值。
提案概要
随着 RISC-V 在服务器、终端和高性能计算等场景持续落地，操作系统调度器对 CPU 实际计算能力的感知越来越重要。现有通用计量方式难以准确反映动态频率变化下的真实负载，容易导致 Linux 内核 PELT（每个实体负载跟踪）算法中的利用率指标失真，影响任务放置、频率选择和整体能效表现。
为解决这一问题，玄铁提出引入 CPU 负载计数器（Sscpuutil）架构方案。该方案由两个专用的 64 位只读硬件计数器构成，其中 mcorecyc 记录 CPU 活跃状态下的实际物理周期，macttime 在固定参考频率下记录活跃时间，两者在 CPU 空闲时自动暂停。通过区分“实际运行周期”与“参考时间”两个维度，操作系统在 supervisor 模式下通过纯寄存器读取，即低延时、无 trp 地计算出实时运行频率与归一化利用率，填补了 RISC-V 架构在 PELT 频率不变性（FIE）支持上的空白。
基于 8 核玄铁 C950 处理器的实硅测试表明，在运行混合负载时，其使频率不变性（FIE）调度更精准，实现约 63% 的系统能耗降低，且性能损耗低于 1%。凭借极小的硬件开销与零内核接口变更，整套设计实现了高效、兼容的系统能效优化。
欢迎预约峰会专题系列直播《Agentic AI 与下一代智算设计范式：趋势、实践与玄铁洞见分享》，玄铁团队将与您分享来自 2026 RISC-V 欧洲峰会的一线技术观察与实践。
