DAC（Design Automation Conference）是电子电子设计自动化、集成电路与系统设计领域具有重要影响力的国际会议。第63届DAC于2026年7月26日至29日在美国加州长滩举行，大会围绕人工智能驱动设计、EDA、Chiplet、安全和系统设计等方向开展技术交流与展示。学院多项研究成果在该会议上发表，体现了相关工作在国际集成电路设计自动化和芯片系统领域获得同行认可，也展示了学院面向国际前沿持续产出高水平成果的科研实力。
相关工作涉及智能模型与图计算硬件加速、隐私计算与大模型推理架构、模拟电路EDA与智能优化、三维集成EDA与热可靠性设计等方向，集中展示了学院在集成电路设计自动化、智能芯片架构和先进集成系统方面的持续创新能力。
论文成果简介
01
智能计算与高效推理架构
AI相关成果共5篇，主要覆盖智能模型与图计算硬件加速、隐私计算与大模型推理架构两条线索。
论文01：BiBNN: 88.6% Computation Reduction in Bayesian Neural Networks via Post-Training Bernoullization
作者：Xiaotao Jia, Bohan Wang, Xueyan Wang, Jianlei Yang, Weisheng Zhao
深度神经网络面对未见数据时容易产生过度自信的预测，给安全关键应用带来风险。贝叶斯神经网络虽能通过建模权重不确定性提供可靠的不确定性估计，但推理阶段需要反复进行蒙特卡洛采样，计算开销较大。本文提出二值贝叶斯神经网络（BiBNN），将贝叶斯不确定性建模与二值计算相结合。训练阶段，模型从高斯权重分布中采样并进行二值化；训练完成后，通过模型分布伯努利化（MDB）将其转换为伯努利分布，以轻量的伯努利采样替代高斯采样，并预先计算通道缩放因子，无需重新训练或增加额外硬件。CIFAR-10和EuroSAT实验表明，该方法在基本保留不确定性评估能力的同时，将等效运算量较全精度贝叶斯神经网络降低88.6%，且分类精度优于确定性二值神经网络。
北航集成电路学院贾小涛副教授为该论文第一作者，2024级硕士生王博涵为学生第一作者，北航集成电路学院赵巍胜教授为通讯作者，北京航空航天大学为第一完成单位。该研究工作获得国家自然科学基金和山东省自然科学基金的支持。
BiBNN训练与推理框架
论文02：BSGCN: Taming Diverse Sparsities in GCNs via Adaptive Band-Segmentation and Tailored Caching
作者：Shangtong Zhang, Xueyan Wang, Yuan Xu, Yier Jin, Weisheng Zhao
图卷积网络（GCN）是社交网络、推荐系统等关系型数据应用的核心技术，但其推理性能受稀疏图结构引发的不规则访存严重制约。现有加速器普遍采用僵化的单一数据流，难以适应真实图中多样的稀疏模式，且过度聚焦高度数节点（HDN），忽视了数量庞大的低度数节点（LDN）所贡献的主要DRAM访存流量。本文提出BSGCN，一种基于带分割（Band-Segmentation）策略的GCN加速器：依据行间列索引重叠特性将邻接矩阵划分为大带与小带，并在此基础上协同设计了带分割数据流（BSD）与带分割缓存（BSC）。前者对小带采用细粒度行遍历、对大带采用自适应滑动窗口策略以匹配局部稀疏模式，后者结合HDN专用便笺存储器的分区固定机制与全局缓存，系统性挖掘LDN的数据复用潜力。实验结果表明，BSGCN相较最先进加速器实现平均1.41倍（最高4.80倍）加速，DRAM访存平均降低24.24%，能效提升1.30倍。
2023级博士生张尚同为该论文的第一作者，北航集成电路学院王雪岩副教授和中国科学技术大学金意儿教授为共同通讯作者，北京航空航天大学为第一完成单位。该研究工作获得了国家自然科学基金等项目的支持。
BSGCN加速器整体架构
论文03：SparseE: Unlocking Sparsities in Encrypted Sparse Matrix Multiplication via Hardware-Software Co-Design
作者：Yuntao Wei, Xueyan Wang, Song Bian, Yier Jin, Weisheng Zhao
稀疏矩阵乘法（SpMM）广泛存在于图神经网络、大语言模型、三维点云和推荐系统等应用中，但在基于全同态加密（FHE）的隐私保护计算中，加密掩盖了矩阵稀疏性，迫使计算退化为稠密矩阵乘法，造成高达百万倍的性能下降。本文提出SparseE，一种在FHE下实现稀疏感知SpMM的软硬件协同设计框架。方法提出新型安全协议，将SpMM转化为安全的Scatter-Gather-Apply计算范式，利用同态置换网络基于加密索引安全地聚集数据，使计算开销仅随非零元数量增长，同时完全保护稀疏模式的机密性。硬件上协同设计了专用加速器：基于硬件高效Benes拓扑的同态置换引擎（由HSwitch单元构成Radix-2单延迟反馈流水线）缓解片上带宽瓶颈，同态扩展引擎实时解压选择子密文以消除存储瓶颈。在四类代表性应用上的实验表明，相较现有最先进硬件加速器，SparseE实现2.7～192.2倍加速与15.5～251.5倍能耗降低。
2022级博士生魏云涛为该论文的第一作者，北航集成电路学院王雪岩副教授和中国科学技术大学金意儿教授为共同通讯作者，北京航空航天大学为第一完成单位。该研究工作获得了国家自然科学基金等项目的支持。
SparseE加速器整体架构
论文04：Hybrid PIM-oriented Architecture-Dataflow Co-Design for Heterogeneous LLM Inference
作者：Hai Huang, Chenchen Liu, Feng Qiu, Xiang Chen, Weisheng Zhao
随着大语言模型（LLM）在端侧设备上的广泛部署，有限的存储容量、内存带宽以及计算效率成为制约高效推理的关键瓶颈。本文提出了一种面向混合存内计算（Hybrid PIM）的LLM推理优化方案，将基于SOT-MRAM的PIM技术引入现有NPU-DRAM-PIM架构，突破传统系统在计算与存储之间的性能限制。在该异构架构基础上，本文设计了一种自适应调度与基于NSGA-II的数据流探索框架，针对不同工作负载自动搜索高效的计算映射、并行策略和数据切分方案。实验结果表明，所提出方案相比NPU-DRAM-PIM基线分别实现最高6.24倍的推理延迟优化，以及7.76倍的能耗降低。
2025级博士生黄海为该论文的第一作者，北航集成电路学院刘晨晨教授为通讯作者，北京航空航天大学为第一完成单位。
所提出的基于混合PIM的异构系统整体架构
论文05：PEACE: Algorithm-Hardware Co-Design for PE-Granular Energy-Aware Compressed GEMM Acceleration
作者：Yueting Li, Terry Tao Ye, He Xiao, Zhengwu Liu, Ngai Wong, Weisheng Zhao
面向大语言模型（LLM）推理过程中矩阵乘法（GEMM）计算能耗高、稀疏结构难以高效利用等瓶颈，本工作提出 PEACE（PE-Granular Energy-Aware Compressed GEMM Acceleration）算法-硬件协同设计方案，为高效 AI 芯片设计提供新思路。该方案通过提出能量感知矩阵压缩算法 PEACE-Alg，挖掘矩阵列方向能量分布特征，生成适配硬件执行的压缩格式；同时设计 PEACE-Hw 加速架构，结合 RISC-V 指令扩展、元数据驱动调度以及可重构脉动 PE 阵列，实现压缩 GEMM 的高效执行。 该工作实现 4.4× PE 密度提升、1.79× 平均性能提升和 2.53× 能效提升。
北航博士后李月婷为该论文第一作者，北航集成电路学院赵巍胜教授和香港中文大学(深圳) 叶涛教授为共同通讯作者，北京航空航天大学为第一完成单位。该研究工作获得国自然青年基金、博士后科学基金特别资助、博士后科学基金面上资助、博士后国际交流计划学术交流项目和省实验室开放基金等项目支持。
02
智能EDA
EDA相关成果共5篇，主要覆盖模拟电路EDA与智能优化、三维集成EDA与热可靠性设计两条线索。
论文06：Exploiting Function-Family Structure in Analog Circuit Optimization
作者：Zhuohua Liu, Kaiqi Huang, Qinxin Mei, Yuanqi Hu, Wei W. Xing
模拟电路晶体管尺寸优化通常被建模为针对任意光滑函数的黑盒优化问题，但传统高斯过程代理模型难以刻画器件指数特性、传递函数以及工作区切换等物理结构，导致其在小样本条件下预测失真、优化效率受限。本文提出电路先验网络CPN，首次将模拟电路尺寸优化表述为基于电路函数族先验的推断问题，并结合表格基础模型TabPFN v2与直接期望改进策略DEI，在无需针对不同电路重新选择核函数或进行代理模型调参的情况下实现高效优化。在六类模拟电路和二十五种基线方法上的实验表明，CPN在小样本条件下提升预测精度，FoM提升1.05～3.81倍，达到目标性能的迭代效率平均提升3.34～11.89倍。
2025级博士生刘卓铧为该论文第一作者，北航集成电路学院胡远奇教授和英国谢菲尔德大学邢炜助理教授为共同通讯作者，北京航空航天大学为第一完成单位。该研究工作获得国家科技重大专项的支持。
论文07：Stochastic Diffusion Prior: Knowledge Elicitation and Local Adaptation for Transistor Sizing
作者：Wei W. Xing, Zhuohua Liu, Weilun Xie, Yuxuan Zhang, Yuan Yao, Yuanqi Hu
现有人工智能驱动的晶体管尺寸优化方法难以有效利用设计专家知识，也难以在不同电路之间实现泛化，因而仍面临仿真样本利用效率较低的问题。本文提出随机扩散先验方法SDP，通过基于（gm/ID）方法的表格化界面提取并量化专家设计知识，将其作为先验引入优化过程；同时利用互信息引导的随机扩散机制，根据新增仿真数据动态调整和修正先验，使其既能发挥专家知识的引导作用，又能避免受到不准确先验的过度约束。该方法可与多种优化算法结合，在与简单的Vanilla BO集成后，四类模拟电路上的实验表明，SDP相较现有先进方法最高实现92.3倍加速，平均加速27.9倍，关键性能指标最高提升2.0倍，平均提升1.5倍；同时在先验知识存在偏差时仍保持较好的优化效果，并支持不同工艺节点之间的知识迁移。
英国谢菲尔德大学邢炜助理教授和2025级博士生刘卓铧为该论文共同第一作者，北航集成电路学院胡远奇教授为通讯作者。该研究工作获得国家科技重大专项的支持。
论文08：IGNITE: An Inquisitive and Graph-Aware Neural Circuit Simulator with Two-Stage Enhanced In-Context Learning
作者：Jing Kou, Jiayi Sun, Yifei Lyu, Liang Zhang, Yinpan Wang, Yuxin Xie, Yinbo Sun, Wei W. Xing, Wang Kang
模拟与混合信号电路优化依赖大量SPICE仿真，现有神经仿真器又需针对不同电路反复训练。本文提出IGNITE，一种基于上下文学习的预训练神经电路仿真框架。方法采用自监督Graph Transformer编码端口级电路图，通过掩码连边重建学习拓扑表示；再利用PFN解码器，根据少量上下文样本在单次前向传播中预测电路性能，无需在线更新参数。同时结合主动学习选择高信息量样本，并支持离线微调。实验表明，模型平均仅需95个样本即可达到R²>0.9，数据效率提升15.8倍，并可显著加速晶体管尺寸与良率优化。
2024级博士生寇竞和2025级博士生孙嘉仪为该论文的共同第一作者，北航集成电路学院康旺教授和英国谢菲尔德大学邢炜助理教授为共同通讯作者，论文主要完成单位为北京航空航天大学集成电路科学与工程学院、杭州国际创新研究院及自旋芯片与技术全国重点实验室，英国谢菲尔德大学数学与物理科学学院参与合作。
IGNITE框架示意图与实验结果
论文09：Seeing Through Silicon: Multimodal Volumetric Thermal Reconstruction for 3D ICs via Physics-Informed Diffusion
作者：Jing Li, Yuquan Sun, Wei Xing, and Yuanqing Cheng
三维集成电路（3D IC）垂直堆叠引发严重热管理挑战，温度梯度每150微米可超20°C，而片上热传感器极为稀疏，现有单模态方法（仅性能计数器或仅热传感器）因忽略热传导方程中源项与扩散项的双重物理本质而失效，有限元仿真虽精确却需数分钟，无法满足动态热管理毫秒级响应需求。本文提出PI-3D-CD物理信息三维条件扩散架构，将热重建建模为多模态逆问题，采用全3D U-Net显式建模三维热扩散算子，并通过层次化多模态融合——性能计数器全局调制热源、稀疏热传感器约束——使逆向去噪过程同时受热生成与热输运双重物理约束。同时引入DDIM确定性采样，将推理步数从1000压缩至50步，结合迁移学习实现快速布局适配，从而兼顾实时性与泛化性。多模态融合将RMSE从13.08K降至0.485K，推理仅0.93秒，R²>0.98。该成果有望应用于高性能处理器或AI加速器的在线片上温度热管理中。
2023级硕士研究生李婧为该论文的第一作者，北航集成电路学院成元庆副教授为通讯作者，北京航空航天大学为第一完成单位。该研究工作获得了国家自然科学基金、北京市自然科学基金等项目的支持。同时感谢北航孙玉泉教授和英国谢菲尔德大学邢炜助理教授的大力协助。
三维条件扩散架构
论文10：Thermal Stability Strategy for a 12nm/28nm Hybrid-Bonding Wafer-on-Wafer 3D-Integrated eFlash In-Memory Computing SoC
作者：Guangyao Wang, Saiya Wang, Yuexi Lv, Jenny Ma, Jing Kou, Yizhe Chen, Jinhao Guo, Yichen Song, Yingming Lu, Wang Kang
三维集成存内计算芯片通过垂直堆叠显著提升了片上存储容量、计算密度和数据带宽，但受限的散热路径和层间热耦合也会引起eFlash权重漂移及外围电路误差，进而影响计算精度和系统稳定性。针对这一问题，本文提出面向三维eFlash模拟存内计算芯片的跨层热稳定策略TSS，从器件、电路和系统三个层面协同抑制温度波动带来的误差。该策略包括物理引导热模型、温度不敏感差分编程TIDP和自适应温度校准ATC：热模型能够准确刻画温度引起的权重与计算偏差，芯片与模型输出的平均KL散度为0.088；TIDP通过优化差分权重映射，使权重在−30°C至60°C范围内保持稳定；ATC进一步补偿外围电路残余误差，将输出误差标准差平均降低60.7%。在由12nm逻辑芯片与28nm eFlash芯片混合键合形成的36MB三维IMC SoC上，ResNet-18图像分类和DCCRN语音增强任务在−15°C至75°C范围内的性能下降均控制在10%以内，验证了该方法在动态温度环境下提升三维存内计算芯片可靠性的有效性。
2023级博士生王光燿和2024级硕士生王赛雅为该论文的共同第一作者，Zhicun Lab路英明博士和北航集成电路学院康旺教授为共同通讯作者，北京航空航天大学为第一完成单位。该研究工作获得了浙江省科技计划等项目的支持。
BiBNN训练与推理框架
学院将继续面向集成电路领域国际前沿和国家重大战略需求，推动多学科交叉融合与高水平科研合作，持续提升人才培养质量和原创科研能力，为集成电路设计自动化、智能计算芯片和先进集成系统发展贡献更多创新成果。
