在放弃4F²存储单元路线之后，美光（Micron）必须采用其他方法，在未来几年继续推进DRAM的微缩，以跟上那些计划在本十年末转向更小DRAM晶体管的竞争对手。美光打算在其即将推出的1ε DRAM工艺中引入晶圆键合（wafer bonding），并在后续世代采用High-NA EUV光刻机。与此同时，该公司正在开发新型内存，包括垂直高带宽内存（vHBM）和垂直边缘推理内存（vEIM），它们将被直接集成在处理器之上。
“DRAM已逼近原子极限，”美光总裁兼首席技术与产品官斯科特·德博尔（Scott DeBoer）在10月举行的公司活动上表示，“尽管我们对多个后续平面节点仍有信心，但我们非常专注于确保在成本与性能角度最合适的时候引入3D DRAM。”
晶圆键合、High-NA EUV与新材料
美光当前的1γ DRAM工艺已进入大规模量产，其后续工艺1δ计划于2027年下半年进入量产。1δ承诺位密度提升约25%，并为HBM5、vHBM和vEIM等未来AI内存产品做了优化。在1δ之后，美光计划在正在开发中的1ε工艺中引入晶圆键合。不过，该公司尚未披露打算如何实现晶圆键合，以及预期从该技术中获得哪些提升。
对于更后续的ζÅ和ηÅ世代——ζÅ（zeta angstrom）是美光第一代sub-10nm级DRAM节点，ηÅ（eta angstrom）是第二代——美光计划采用High-NA EUV光刻（高数值孔径极紫外光刻）与新材料，继续缩小DRAM单元。对于未来5到10年将使用的多项制造技术，美光还与Albany NanoTech（奥尔巴尼纳米技术综合体）展开合作。当然，与所有此类机构一样，这主要涉及基础的、竞争前阶段的知识产权，未来某个时点才可能用于DRAM生产。
“Albany NanoTech，加上我们宣布的先进光刻布局，正在真正推动DRAM的High-NA EUV路线图，”德博尔说，“尤其是在Albany，我们的团队聚焦于未来的五到十年。”
美光还在开发3D DRAM技术，路线图上已列出3D1和3D2两代。不过，该公司尚未披露其架构或推出时间表，因为它打算等到3D DRAM在制造成本、复杂度和性能方面相对传统平面DRAM具备足够优势后，再行引入。
“正如我提到的，我们在路线图上列出了3D DRAM，它位于1 zeta和1 eta之间，”美光首席技术官说，“但实际上这是一条并行路径，我们将以在成本、复杂度和器件性能上最理想的方式来实现它。”
走向垂直，成为关键
除了为即将推出的DRAM产品开发新工艺，美光还在开发针对特定用例的全新DRAM产品类型，包括垂直HBM（vHBM）、垂直边缘推理内存（vEIM）以及各种定制HBM（cHBM）方案。
vHBM将把内存堆栈直接置于处理器（如AI加速器和AI GPU）之上，而非旁边。由于连接更短，这种方法有望大幅降低延迟、提高带宽。但把内存放在处理器上方会带来严峻的热挑战，并限制可集成在ASIC顶部的内存堆栈数量。因此，美光预计vHBM将与传统HBM互补——后者仍将在许多AI加速器中提供大部分内存容量。
正在开发的另一项技术是垂直边缘推理内存（vEIM），它与vHBM共享架构和封装特征，但面向不同应用。vHBM优先为高性能AI加速器提供最大带宽，vEIM则专注于能效，面向自动驾驶汽车、机器人和其他受功耗约束设备中的边缘AI处理器。尽管如此，第一代vEIM的目标依然可观：在每比特能耗低于1皮焦（<1pJ/bit）的条件下实现2TB/s带宽，与HBM4目前的水准相当（在2048bit接口上以8GT/s运行）。美光打算根据客户的带宽、容量和功耗需求对这些产品进行定制优化。
两种垂直内存架构都需要先进封装技术，尤其是混合键合——它能实现比传统微凸点密集得多的连接。热管理同样至关重要，对vHBM尤其如此。为满足散热需求，美光正在开发专门的散热导流结构，把热量从内存基底裸片的热点区域经由DRAM堆栈传导出去。
该公司尚未披露vHBM、vEIM或cHBM何时进入商业化生产。这类内存开发的重要之处在于，它表明未来内存性能的提升将越来越依赖先进封装以及与处理器的更紧密集成，这需要DRAM制造商与逻辑芯片开发商展开协作。相应地，内存也将从一种大宗商品，转变为ASIC设计中至关重要的组成部分。(校对/赵月)
