据韩国媒体报道，三星电子晶圆代工业务计划在2027年初完成下一代先进封装技术“3D Cube-H”的开发，同步推出首套设计工具包，随后启动潜在客户评估。
3D Cube是三星的垂直堆叠封装技术系列。此前的3D Cube-T采用热压键合（TC Bonding）方案，在芯片间加入微型凸块，以热与压力完成接合，技术成熟、良率与成本表现均衡，已在HBM、图像传感器等场景落地。但随着3D逻辑芯片性能不断提升，TC键合在运算效能与散热上逐渐逼近物理极限。
全新的3D Cube-H转向混合键合（Hybrid Bonding）路线，通过铜与铜直接连接实现芯片垂直堆叠，省去凸块结构，互连间距目标约6微米，较TC键合约25微米的最小间距大幅收窄，意味着相同面积内可布置远多于TC方案的互连通道。ZDNet指出，该方案散热特性显著优于TC键合，还能以更密集的方式排列铜端子通道，提升传输效能、优化能源效率。业界人士认为，混合键合可大幅提高芯片连接密度、降低每位元能耗，并在散热上具备明显优势。
3D Cube-H的目标应用直指超高性能AI半导体，典型架构包括垂直堆叠GPU等高性能逻辑芯片，或将逻辑芯片直接叠加在高带宽内存（HBM）之上。在单颗芯片工艺微缩难度不断攀升的背景下，依靠先进封装实现异质集成，已成为AI芯片性能提升的关键路径。
混合键合仍有挑战待解。三星封装高管在ISMP 2026上表示，颗粒污染控制与空洞预防是该技术开发的主要障碍。因此2027年初的“开发完成”目标，指向的是设计工具包交付与客户评估启动，而非即刻量产。
若3D Cube-H顺利推进，将为三星代工业务争取大型科技客户奠定基础。当前先进封装已是决定AI半导体竞争优势的关键战场——台积电凭借CoWoS产能深度绑定英伟达GPU供应，三星仅靠制程微缩难以形成差异化，补齐封装能力是必选项。
三星目前已形成2.5D、2.3D、3D多条封装路线，涵盖I-Cube、2.3D Cube-R及两代3D Cube堆叠方案，3D Cube-H将补上混合键合这一环。
11月1日三星电子会长李在镕视察了位于日本横滨的先进封装研发基地“先进封装实验室（APL）”，这是APL于9月正式启用后他时隔两个月的首次到场。APL由三星于2023年设立，计划自2024年起五年内投资400亿日元（约3500亿韩元）构建当地研发基础设施。李在镕此行聚焦先进封装材料与工艺的开发进展，以及与日本材料、零部件、设备企业的合作。APL研究方向涵盖晶圆键合、玻璃基板等下一代工艺与材料，以及面向低功耗高性能AI半导体的芯片布局与连接结构。三星表示将扩充当地研究人员，把APL打造为下一代封装技术的全球研发基地。
