近日，中国科学院计算技术研究所处理器芯片全国重点实验室有关全同态加密芯片架构创新的两篇论文《Hypnos: Memory Efficient Homomorphic Processing Unit》，《Ares: High Performance Near-Storage Accelerator for FHE-based Private Set Intersection》被电子设计自动化领域顶级会议DAC 2025（Design Automation Conference，CCF-A类）接收。论文由实验室集成电路课题组博士生王浩轩担任第一作者，通讯作者为路航副研究员，合作作者包括博士生杨英豪、李晓维研究员及飞腾信息技术有限公司的多位技术专家。

Hypnos针对全同态加密（Fully Homomorphic Encryption, FHE）应用中内存利用率低、通信开销高的问题，提出了一种创新的异构硬件加速架构Hypnos。现有全同态加密加速器通常采用“主机+加速器”（Host+ACC）架构，虽注重计算单元性能与片上缓存优化，却难以应对动态密文数据规模膨胀导致的PCIe总线通信瓶颈与内存碎片化问题。Hypnos通过软硬件协同设计，首次将密文与密钥的存储粒度从完整多项式分解至基于剩余数系统（RNS）的分量级别，并引入专用的同态页式内存管理系统，动态分配内存资源以减少冗余数据传输。实验表明，在ResNet-20密态推理任务中，Hypnos的内存利用率提升至传统架构的3.3倍，PCIe通信量减少73.55%，同时通过集成ARM Cortex-A72处理器直接管理加密数据访问，绕开传统架构的主机内存中转瓶颈，通信开销降低3.78倍，端到端性能相较ASIC与FPGA方案分别提升2.58倍与4.43倍。此外，基于蚂蚁集团的乾坤FPGA卡实现的原型系统展现出显著能效优势，能效比超过ASIC方案27.6倍、FPGA方案19.06倍，为访存密集型隐私计算任务（如密态推理等）提供了低成本、高灵活性的解决方案。

图1 异构硬件加速架构Hypnos

Ares聚焦于全同态加密隐私集合交集（FHE-based PSI）这一隐私计算核心协议，该协议已成功应用于微软Edge浏览器密码泄露检测与苹果Live Caller ID等实际场景。论文针对PSI在现有通用FHE加速器硬件资源错配、冗余计算与通信瓶颈等问题，提出了首款硬件-软件协同设计的近存储加速器Ares。传统架构中，十亿级PSI查询因频繁的PCIe数据传输与重线性化（Relinearization）操作导致大量时间消耗在非计算环节，严重制约性能。Ares通过“惰性重线性化（LazyRelin）”优化，延迟PSI计算模式中的非必要密文降阶操作，结合任务解耦策略将多项式评估分解为内存密集型与计算密集型两部分，分别由近存储架构中的内存受限区（MB Region）与计算受限区（CB Region）并行处理，实现无气泡流水线，显著提升了硬件利用率。基于三星SmartSSD平台的原型系统通过PCIe点对点（P2P）通信直接访问SSD数据，绕开主机内存中转。实验结果显示，在硬件计算资源受限的SmartSSD中，Ares性能较CPU提升47.99倍，较FPGA加速器Poseidon与FAB分别提升1.93倍与1.79倍，能效比提高10.95倍，该研究通过“算法-架构-存储”三层协同优化，为隐私计算加速器设计提供了新范式，并推动了近存储计算在密态数据处理中的技术革新。

图2 硬件-软件协同设计近存储加速器Ares

DAC是电子设计自动化领域的国际顶级会议，主要聚焦集成电路设计、芯片设计方法学、电子系统自动化工具及其软硬件协同优化技术的前沿研究成果。自1964年创办以来，DAC始终引领全球电子设计自动化（EDA）领域的创新与发展，被誉为“芯片设计领域的风向标”，对推动半导体技术、人工智能驱动的设计工具以及高能效计算架构的研究起到了核心推动作用。第62届DAC会议将于2025年6月在美国旧金山举行，本届会议共收到全球投稿逾1800篇，最终录用率仅为23%。

处理器芯片全国重点实验室依托中国科学院计算技术研究所，是中国科学院批准正式启动建设的首批重点实验室之一，并被科技部遴选为首批 20个标杆全国重点实验室，2022年5月开始建设。实验室学术委员会主任为孙凝晖院士，实验室主任为陈云霁研究员。实验室近年来获得了处理器芯片领域首个国家自然科学奖等6项国家级科技奖励；在处理器芯片领域国际顶级会议发表论文的数量长期列居中国第一；在国际上成功开创了深度学习处理器等热门研究方向；直接或间接孵化了总市值数千亿元的国产处理器产业头部企业。更多信息请访问实验室主页：sklp.ict.ac.cn

处理器芯片全国重点实验室

中科大实验室聚焦处理器芯片的能效墙、设计墙和指令集墙等核心科技问题，系统性发展相关领域的理论、技术、工具和原型芯片，推动处理器芯片科技研究的体系化发展。