AI 已经从根本上改变了芯片设计的商业格局。
从超大规模数据中心到自动驾驶、工业机器人等边缘应用，如今的产品与系统已由其核心的软件和芯片共同定义。要在竞争中取胜，企业必须打造能够满足严苛、面向特定工作负载 关键指标（KPI）的定制芯片，并且比竞争对手更快推向市场。
要实现这一点，企业已经无法再等到芯片流片完成后，才对芯片设计进行验证。尤其是在优化特定 AI 工作负载与完整软件栈时，需要进行千万亿级的验证周期。
因此，硬件辅助验证（Hardware-assisted verification, HAV）已成为硅前验证的基石。
在芯片可用之前，通过硬件仿真和基于 FPGA 的原型验证，设计团队能够显著扩展并加速验证周期、降低制造风险、改进软件启动过程、提升功耗与性能表现，并最终加快产品上市。
新思科技 HAV 平台具备独特优势，能够全面支撑以上成果的实现，并持续演进，以满足 AI 对验证能力不断攀升的需求。
*扫码报名，了解更多全新 HAV 平台信息
01 三大技术升级
在新思科技全球 Converge 2026 大会上，我们推出了硬件辅助验证的新一代演进方向：软件定义 HAV，其中包括对 HAV 产品组合的三大升级：
软件定义创新：这一全新范式在无需更换底层硬件的情况下，持续提升新思科技 ZeBu 与 HAPS 系统的性能、功能和全生命周期价值。提升验证速度与调试效率，扩展系统容量以支持更大规模的芯片设计，同时新增了处理器子系统测试自动化等用例能力，并将通过软件更新不断带来更多增强功能。
平台产品组合扩展：两款全新的 12 FPGA 平台（HAPS‑200 12F 与 ZeBu‑200 12F）将扩展此前的 6 FPGA 版本，为主流移动端、客户端、服务器、消费电子与边缘 AI 芯片设计以及数据中心子系统提供更丰富的选择。基于 EP‑Ready 硬件，这些平台可灵活配置，以支持硬件仿真与原型验证的所有使用场景。
面向 AI 时代的容量提升：借助模块化 HAV 技术，业界领先的 ZeBu Server 5 现可将容量扩展至约 2 倍，以支持面向数据中心、AI 训练与推理、GPU、自定义加速器以及网络等应用场景打造的超大规模芯片（通常为 2.5D/3D 多芯片设计）。
总体而言，这些发布体现了验证基础设施在价值交付方式上的一次演进。多个层面正在融合：具备 EP‑Ready 架构的硬件平台更加专用化；软件栈灵活性不断提升，支持持续升级并提升硬件仿真与原型验证关键指标（KPI）；应用场景愈加丰富。
这些具有变革性意义的进展，将重塑半导体企业使用硬件辅助验证来建立和巩固竞争优势的方式。
02 硅前验证的迫切需求
如今的验证，面临前所未有的复杂度。主流芯片设计的规模早已远超 150 亿门，用于数据中心计算与 AI 训练的超大规模设计如今更是达到 500 亿门以上。这类设计需要长时间运行测试场景，才能在真实条件下验证其性能和功耗。多芯粒（multi‑die）架构和 chiplet 让构建模块的数量呈指数级增长；与此同时，PCIe、HBM、LPDDR、Ethernet 和 UCIe 等接口标准的演进速度远超硬件更新周期，却又要求在真实速率下进行验证。
与此同时，验证应用场景已扩展至新的领域，如功耗/性能分析、合规/认证、面向模拟器件的软件开发、以及针对安全的故障仿真等。这些应用场景对运行频率（MHz 级）、可视性、真实 I/O 环境及分析能力都有着不同的要求。
更关键的是，当今的半导体产品是由其所运行的专用工作负载来定义的，例如 AI 训练与推理、视觉处理与文本处理，对应的关键指标（KPI）完全不同。验证团队必须证明，当运行真实软件时，芯片设计能够达到所需的性能、功耗和功能指标，而这需要在硅前阶段对数十亿门规模的设计，跑数万亿时钟周期的测试。
工程团队不可能冒险把 6–12 个月的工作投入以及数百万美元的成本打水漂，等芯片从晶圆厂流片回来才发现某个 AI 加速器无法高效运行 Transformer 模型。开发者需要在制造之前，就能在验证平台上运行完整的操作系统、驱动、中间件与应用工作负载。
新思科技 HAV 平台正是为此而生，通过硬件仿真和基于 FPGA 的原型验证，实现“左移（shift‑left）”策略，让软件验证在硅前阶段即可完成。
03 软件定义创新
随着软件定义的应用场景与 AI 工作负载的需求不断增长，验证基础设施也必须随之演进。
软件定义的 HAV（硬件辅助验证）让这一切成为可能。正如软件更新如今能够显著提升从汽车到高端 GPU 等各类已部署设备的性能一样，新思科技的验证平台也能在无需更换任何硬件组件的前提下实现进一步优化。
自 2023 年以来，新思科技针对 HAV 产品的软件定义创新已经实现：
2 倍的性能提升
3 倍的建模速度提升
通过软件定义的回读与覆盖率优化，实现 4-8 倍的调试性能吞吐量提升
软件定义的 HAV 还引入了新的应用场景能力：除了功耗与性能之外，平台现在能够运行用于缓存一致性与子系统验证的 HAV 测试解决方案。通过自动化，团队可以减少手动编写测试用例的工作量，并系统性地对复杂子系统施加高压力，从而发现更多通常只有在长时间、高并发负载下才会暴露的边缘案例缺陷。
新思科技 Converge 大会上的发布，确立了在整个产品组合中采用这一模式，以提升现有硬件的性能、增强软件能力，并提高 ZeBu 和 HAPS 系统的生命周期价值。
04 HAV 能力全面升级
软件定义的 HAV 由三个关键层面组成：
1.具备 EP‑Ready 双模架构的专用硬件平台
最底层是面向规模与模块化设计的专用 HAV 平台，包括 ZeBu Server 5、ZeBu‑200 和 HAPS‑200 。这些平台可提供从 IP 模块到多芯粒（multi‑die）超大规模设计所需的资源。同时，EP‑Ready 双模硬件架构使团队能够将同一套基础模块重新配置为硬件仿真或原型验证，从而根据不同用例灵活调整容量与拓扑结构，在需求变化时复用现有资源。此外，这些平台与新思科技丰富全面的 Interface IP 产品组合深度协同，实现真实场景下的最大灵活性与高性能连接。
2.灵活且可升级的软件栈
在硬件之上，软件驱动持续的性能提升，从而增加 HAV 平台的生命周期价值。新思科技持续投入编译、运行时间、调试吞吐量以及混合技术优化，让平台能够在不更换任何硬件的请看下解锁更多能力、支持更多应用场景。
3.以应用场景为中心的能力
最上层通过适用于不同验证场景的可复用流程，将平台与软件真正转化为业务成果。模块化与混合方法学可支持从 IP 和子系统验证，到长时间运行的 AI 工作负载、合规性测试以及多芯粒集成等多种需求，使团队能够在不同项目与研发阶段之间复用同一套 HAV 基础设施。
05 面向主流设计的全新引擎
尽管软件改进能够带来显著提升，但并不能消除对容量扩展的需求。验证基础设施必须随着芯片复杂度的增长而同步提升。
新思科技在 Converge 大会上发布了两款全新系统，面向包括移动、客户端、服务器、消费电子和边缘 AI 在内的的广泛主流设计：
1.HAPS‑200 12F：搭载 12 颗 AMD Versal Premium FPGA 的高频原型验证平台，专为软件启动、性能验证以及一致性测试进行深度优化。
2.ZeBu‑200 12F：同样采用 12 FPGA的 “EP‑Ready” 架构仿真平台，在调试方面提供深度可见性，并支持约 230 亿门规模的配置。
“12F”相较上一代“6F”是一次显著跃升。6F 现在更适用于子系统、移动/客户端/服务器内核、微控制器（MCU）与消费级设计；而全新的 12F 系统非常适用于主流设计与边缘 AI，无需像数据中心级加速器那样进行超大规模多机扩展。
06 通过模块化 HAV 实现扩展
在市场的最高端，超大规模计算厂商需要在超大规模环境中对 AI 训练加速器、定制 GPU 和网络处理器进行流片前验证。
随着这些超大规模设计需求的不断增长，新思科技也升级了旗舰产品 ZeBu Server 5。通过模块化 HAV 扩展与软件能力，其行业领先的设计容量实现了 2 倍提升，以应对复杂多芯粒（multi-die）架构带来的挑战。客户可以模拟多芯粒设计的模块化结构，在多芯粒设计的边缘连接 HAV 引擎，验证最大规模的芯片设计，并稳定运行最长时长的流片前 AI 工作负载。
07 重新定义验证的战略价值
在整个产品组合中，新思科技的硬件辅助验证（HAV）方法学旨在从多个层面持续提供战略价值。首先，软件定义的 HAV 能够推动更快速的迭代周期，实现更高的日编译次数和更短的模型构建时间。团队可以更快地从 RTL 修改转向运行工作负载，在项目生命周期的早期就收敛到功能正确性和软件性能目标，从而带来显著的上市时间优势。
同时，软件定义 HAV 也带来更好的资产效率。EP‑Ready 架构使组织能够将相同的 HAV 机柜在流程的不同阶段复用：早期以面向硬件仿真的调试为主，设计成熟后转为高速原型验证，以支持软件与接口验证。客户无需维护独立的平台，从而保持高利用率。
最后，软件定义的 HAV 帮助企业应对日益增长的复杂性。新的协议、分析能力与应用场景支持，以及性能、容量和调试方面的改进，都可以作为软件更新直接部署在现有硬件平台上。即便设计、工作负载与标准持续变化，工程管理者也能不断扩展其既有 HAV 投入的能力边界。
在半导体复杂度持续攀升、市场窗口不断收窄的时代，流片前验证正成为竞争优势。随着设计规模扩展至数百亿门级、软件工作负载定义产品差异化，那些能够更快验证、更智能复用基础设施、并持续进化能力的团队，将立于不败之地。
新思科技将于 2026 年 4 月 2 日在深圳举办首场 HAV 技术开放日活动，欢迎扫码报名，了解更多技术信息：
