1.华为先进封装突围！先进封测巨头明日上海集体亮相；
2.英伟达、Intel、小米领衔！AI赋能峰会明天启幕；
3.华为发表半导体演进新定律
1.华为先进封装突围！先进封测巨头明日上海集体亮相
华为变了。这个在半导体领域一向低调的巨头，近日突然高调起来。
5月20日，华为在巴黎的ID Forum 2026活动上，展示了一款基于自研“板上裸片封装”（DoB）技术的大容量SSD硬盘。这一次，华为没有去追着比别人堆更多层的3D NAND闪存，而是换了个思路，在板级封装上搞起了底层创新。简单说，就是把存储芯片的裸片直接“贴”在电路板上，这样一来，同样面积下容量更大，同时因为集成度更高，成本还能降下来。
国产先进封装技术的突破肯定不止这一项。
5月27日，2026 第十届集微大会首日，“先进封装与测试技术创芯峰会” 重磅启幕，长电科技副总裁吴伯平、通富微电技术副总丁敬峰、盛合晶微副总裁林正忠、天水华天副总刘卫东等国内头部封测企业高管与技术专家将齐聚现场，发表主题演讲，分享国产先进封测领域的最新突破和创新路径。
先进封测的突破，离不开全产业链协同。本次峰会除封测龙头外，还汇聚爱德万、北方华创、盛美半导体、华海清科等设备巨头以及艾森股份等材料企业，集中分享先进封装、电镀等核心设备与材料工艺的前沿进展，打通产业关键环节。嘉宾阵容空前强大之外，峰会精准锚定 AI 时代封装核心赛道，直击行业痛点，三大主线贯穿全天：
Chiplet 与异构集成：芯原股份、长电科技、盛合晶微等，从定制化 Chiplet 平台、多维异质集成、芯粒系统集成等维度，破解 AI 芯片高密度算力集成难题；
2.5D/3D IC、CPO 与 HBM 配套封装：覆盖金属互连、高端光刻胶、ECP 基板等关键配套，直击算力芯片带宽与功耗瓶颈；
AI 赋能封装全流程：全方位呈现 AI 与封装技术双向赋能的新趋势，助力产业降本增效、提质提速。
5月27日，“先进封装与测试技术创芯峰会”将在上海张江科学会堂-海科厅隆重召开。
一场峰会洞悉产业前沿，一站式领略国产先进封测创新硕果。诚邀莅临共探技术新机，解锁更多行业精彩！
2.英伟达、Intel、小米领衔！AI赋能峰会明天启幕
就在十几天前，特朗普访华时“是否带上黄仁勋”这一细节，成为业界热议的焦点。这背后折射出的逻辑朴素而有力：当下的AI叙事，几乎绕不开英伟达这家芯片巨头。
本周三（5月27日），英伟达全球副总裁、中国区AI行业总经理王永祥将亲临上海，亮相第十届集微大会的核心峰会——AI赋能峰会。届时，他将发表题为“赋能智能体AI”的主题演讲，揭示英伟达如何以底层算力为支点，撬动下一代智能应用的无限可能。
当前，AI正以惊人的速度重塑全球经济版图。从大模型的持续迭代到AI Agent的加速落地，产业竞争的核心正从“模型能力”转向“算力底座”与“场景落地”。在国产算力生态加速崛起的窗口期，中国AI产业正迎来前所未有的发展机遇。
把目光转向汽车领域，智能化浪潮同样是本次大会的核心焦点之一。作为行业中的新入局者，小米汽车的智能驾驶方案备受市场期待。届时，小米汽车智能驾驶世界模型高级总监王兵将亮相大会，深度解读小米在智驾领域的最新思考与技术突破，展示如何通过世界模型构建更安全、更拟人化的驾驶体验。
5月27日，第十届集微大会的核心峰会——AI赋能峰会即将重磅启幕。本次峰会将聚焦GPU芯片、AI算力、大模型平台与产业落地应用，打通“芯片—算力—模型—场景—制造”全产业链条，打造一场真正聚焦产业落地、技术变革与生态重构的AI行业高端盛会。
除了英伟达与小米汽车，本次大会还吸引了众多产业链核心企业的重量级嘉宾。包含英特尔、腾讯云、壁仞科技、天数智芯、知满科技、智辰、思特威、中用科技、库帕斯等企业高管确认出席，并将带来一系列高质量主题演讲。
可以预见，这必将是一场不容错过的AI产业盛会。无论您是关注英伟达的算力布局、小米的智驾故事，还是国产算力生态的最新进展，本届集微大会都将为您带来极具价值的行业洞察与连接机遇。
潮起东方，智启芯程。5月27日至29日，相约上海张江科学会堂，一起见证AI如何重构未来，携手共筑产业新生态。
3.华为发表半导体演进新定律
摩尔定律面临物理极限和经济效益双重挑战，全球芯片行业迫切需要探索新的演进路线。
5月25日，电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会上，华为公司发表了韬(τ)定律，提出以“时间 (τ) 缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
华为公司董事、半导体业务部总裁何庭波表示，在过去六年的探索实践中，华为公司设计并量产了381款遵循韬(τ)定律的芯片。即将于2026年秋季面世的麒麟芯片，更进一步采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升。华为公司预计，到2031年，基于韬(τ)定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。
具体来看，逻辑折叠等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。包括但不限于优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界，“软件、架构、芯片”全栈软硬芯协同设计，重构计算系统互联协议等。
华为公司表示，在韬(τ)定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。（文章来源：新华网）
