在第三届 CCF 芯片大会（CCF Chip 2026）上，芯华章正式发布 X-IVS 智能验证系统与 X-IDS 智能设计系统。
X-IVS/X-IDS 双智能系统以证据闭环为核心构建思路，依托高度融合的系统设计与验证全流程技术为底座，构建起完整的 Agentic EDA 技术闭环。
芯华章首席科学家徐强教授表示，AI Agent 融入芯片研发流程，核心并不只是提升 RTL、测试用例等内容的生成效率，而是要将大模型概率化输出转化为可证明、可核验、可追溯、可治理的签核级证据。
随着人工智能、高性能计算等应用快速发展，芯片设计正在进入“系统架构优先、软硬件协同创新”的新时代。
然而，芯片研发流程中的软硬件协同仍面临挑战。当前行业普遍存在算法创新与硬件实现之间的鸿沟：大量掌握 C/C++、AI、通信和信号处理算法的工程师，由于缺乏 RTL 开发和硬件架构设计能力，难以直接参与芯片架构探索，算法创新往往需要经过较长的跨团队协作流程才能转化为硬件实现。
与此同时，传统硬件设计流程高度依赖资深 RTL 工程师经验，从架构探索、代码实现到 PPA 优化，都需要大量人工迭代验证，研发周期难以匹配 AI 应用快速演进的需求。
因此，如何降低算法创新进入芯片设计流程的门槛，加速从算法模型到硬件实现的转换，已成为推动软硬件协同创新、提升芯片研发效率的重要课题。
在芯华章整体产品体系规划中，各类设计与验证智能体将全面融入ASIC 研发流程：从架构探索、算法设计、前端设计，到仿真、形式验证、智能调试、覆盖率收敛和设计优化，不同阶段均匹配专属 Sub-Agent，并联动对应 EDA 工具、工程知识库以及标准化证据治理机制，实现芯片研发全过程的智能协同。
在这一体系中，X-IDS 智能设计系统聚焦芯片设计源头环节，通过 AI Agent 打通算法创新与硬件实现之间的转换链路，让算法工程师能够直接参与硬件架构探索，加速从算法构想到芯片实现的演进。
X-IDS
打通算法创新到硬件实现的智能设计路径
X-IDS 智能设计系统通过 AI 驱动的软件算法硬件化流程，将传统芯片设计过程中高度依赖人工经验的 RTL 开发、优化和验证环节，转变为智能协同设计模式。算法工程师只需提交C/C++算法代码，系统自动完成可综合RTL生成与优化。
这一过程不仅降低了算法人员参与芯片设计的门槛，也让硬件架构探索从依赖少数专家经验，逐渐转向AI 驱动的大规模设计空间探索。
相较于传统高阶综合工具，X-IDS 并非简单完成软件代码到 RTL 的转换，而是结合大模型推理能力与 EDA 工程知识，实现从代码理解、硬件生成到优化决策的完整智能链路。
同时，X-IDS具备两大核心创新能力：
依托大语言模型自动修复不可综合C语法，避免人工繁杂手动调整改写；
基于大模型驱动自动化PPA优化，与X-IVS联动形成设计验证闭环：算法模型基于X-IVS GalaxEC HEC Agent进行自动化完备验证，确保优化过程中的功能正确性和验证完备性，同步也可与X-IVS Simulation Agent进行联动，自动化生成Testbench，使用动态验证方法学进行功能验证。
在目前超过100个Benchmark的测试中，经过自动语法修复以后，约96%的测试能够达到语法可综合并且功能正确，在卷积加速器实测中（12,300行C代码，等效30万门），LUT数量减少24%。
X-IDS不只是一个系统，更是对传统硬件设计方法论的重构：它赋能算法工程师快速完成算法硬件设计与架构迭代探索，实现从‘算法构思’到‘硬件实现’的无缝衔接，同时高度契合 τ 定律下软硬件协同、系统架构优先的创新方向。
X-IVS
以证据闭环构建可信智能验证体系
AI能够显著提升设计生成效率，但在芯片研发中，生成结果必须经过严格验证才能进入工程流程。因此，如何建立从 AI 设计生成到验证闭环的可信机制，成为 Agentic EDA 落地的关键。
针对这一问题，芯华章构建X-IDS 与 X-IVS 双智能系统闭环：X-IDS负责智能设计探索，X-IVS负责设计正确性证明。
X-IVS 智能验证系统深度集成Simulation Agent、Debug Agent、Formal Agent三大验证智能体，直击大模型概率化输出与芯片验证确定性之间的核心矛盾，将 AI 能力与仿真、调试、形式验证流程深度结合，构建从验证规划、问题定位到结果确认的完整闭环。
为什么未来需要EDA专业Agent，
而不是简单调用大模型？
在CCF CHIP活动现场，AMD 技术专家结合多年 AI 与形式验证落地经验，提出了一个很现实的问题：
大型设计企业完全有能力自建验证智能体的总控层、项目上下文、权限体系和工作流编排，再通过通用 MCP 或 API 调用第三方 EDA 工具。在这种情况下，为什么还要采购 EDA 厂商自研的验证 Agent，而不是完全内部开发？
现场徐强教授给出清晰解答：
通用 MCP 或开放 API 主要解决的是工具能力如何被调用，并不等于 EDA 厂商长期积累的工程经验也被一并开放。
真正有价值的部分，往往不在“启动一次仿真”或“读取一份报告”，而在于：怎样解析设计与约束，怎样根据项目特征调整仿真和形式化验证策略，怎样编写高质量约束，怎样区分 design bug、testbench bug、constraint bug 与工具配置问题，怎样定位根因、提出修复，并通过 rerun 和证据包确认风险是否真正关闭。这些经验通常不会以底层 API 的形式完整暴露。
EDA 厂商可以把这类深层工程 know-how 内化到细分的专业 subagent 中，并与自有引擎、工具语义、求解策略和验证反馈紧密结合。对客户交付的因此不只是“工具调用权限”，而是一个能够推进具体工程闭环的专业能力，例如 failure triage、根因分析、形式化约束生成、coverage closure、修复建议、回归验证和可复查证据组织。
因此，未来更可能形成的格局不是“客户自研”与“厂商 Agent”二选一，而是：Design House 自建总控 Agent，掌握项目上下文、权限和责任链；EDA 厂商提供与深层工具能力耦合的专业 subagent，交付客户短期内难以自行复刻的工程判断和可信闭环。
面向中长期，EDA 的商业模式也可能从单纯售卖 license、seat 和工具模块，逐步扩展到边界清楚的结果交付：客户购买的不只是一次工具使用能力，而是某类缺陷被定位、某个 coverage 风险被推进、某段验证流程被收敛，以及一套能够进入签核评审的证据包。
开放接口会让工具更容易被调用，却不会自动抹平深层工程经验。谁能把这些经验沉淀进专业 subagent，并稳定交付可判断、可复查、可继续行动的结果，谁就更有可能保住价值。
迈向以可验证AI为核心的 EDA 2.0 时代
EDA智能化的核心并不是简单增加AI能力，而是让AI真正理解芯片设计流程，并具备调用专业 EDA 工具、解析复杂工程问题、输出可信闭环成果的完整能力。
芯华章作为业界极少数通过底层统一覆盖率数据库实现数据全链路联动，并构建起完整数字验证解决方案的 Agentic EDA 平台，将 AI Agent 深度融入研发流程，使 AI 输出可证明、可核验、可追溯、可治理，最终形成面向签核交付的可信工程结果。
未来EDA 的竞争将不仅是工具性能竞争，更是工程知识沉淀、数据体系建设和AI Agent 能力的综合竞争。芯华章将持续深耕 Agentic EDA 技术路线，加速推进以可验证 AI 为核心的 EDA 2.0 产业落地。
