全球半导体产业正步入复杂度驱动的新周期。AI加速模块快速普及、Chiplet异构集成深度落地、软件定义系统向全行业渗透，多重技术浪潮叠加之下，芯片设计的边界已从单芯片延伸至多芯粒封装、系统级协同乃至跨领域“系统之系统”。与之相伴的是验证生产力缺口持续扩大、设计周期承压、高端人才供需矛盾加剧，传统单点工具的线性迭代已难以匹配产业创新节奏，全行业都在寻求EDA方法论的底层突破。
在此行业转型关口，2026西门子EDA Forum于8月13日在上海落下帷幕。会上披露，2026财年第三季度西门子EDA业务同比增长超30%，成为拉动西门子工业软件板块整体15%增速的核心引擎。面对全行业的共性挑战，西门子EDA在会上向外界释放了一个清晰信号：EDA行业正从“AI辅助”迈向“AI原生”的时代拐点。西门子EDA提出以“更快的引擎速度、更智能的执行、可信的结果”三大支柱应对挑战，并将AI智能体深度嵌入从芯片、封装到板级系统的全生命周期，试图为这个高风险的产业提供一条可验证、可落地的创新路径。
四大趋势倒逼设计方法论底层革新，AI原生设计来袭
当前，AI无处不在、软件定义一切、异构集成深化、能效优先成为四大行业共识，共同推高了芯片与系统的设计门槛。
“软件定义、芯片赋能与AI加持，正在共同推动电子产业进入新的创新阶段。”西门子EDA全球副总裁兼中国区总经理凌琳在开幕致辞中表示。西门子EDA集成电路产品事业部执行副总裁Ankur Gupta进一步指出，设计复杂度早已从单芯片层面延伸至系统级乃至系统之系统，“传统设计方法已难以满足AI时代不断加快的创新节奏”。
行业数据印证了这一判断：验证环节通常占据芯片设计全周期的70%，而3nm工艺单次流片成本已高达约5亿美元，任何设计疏漏都意味着巨额损失。预计到2028年，70%的芯片将集成AI加速功能；到2030年，单个先进封装内的晶体管数量将突破1万亿个。
“行业寻求的已不仅仅是更快的单点工具，而是设计方法论的底层革新，从根源上释放工程师生产力。”西门子EDA全球副总裁兼亚太区技术总经理Lincoln Lee表示。
面对上述挑战，西门子给出的解法是“AI原生EDA”，将AI深度嵌入从RTL设计、验证规划到物理实现、签核的全生命周期，实现芯片、封装、电路板到系统的全生命周期开发流程，而非在传统工具上做表层叠加。
“这并非事后附加或简单封装，而是EDA行业全面的验证解决方案，并通过智能体AI进行增强。”Ankur Gupta强调，AI原生与AI辅助存在本质差异，AI辅助是传统算法叠加机器学习的形态，而AI原生在建模与概率层面具备更强能力，不仅速度更快，在设计空间探索中的覆盖范围和精度也实现了质的飞跃。
目前，西门子EDA的AI布局已形成清晰的三阶演进路径。2025年DAC上推出Fuse EDA AI系统，搭建多模态数据湖与统一编排底座；2026年3月发布Questa One Agentic Toolkit，首次将领域内智能体工作流引入数字验证；2026年7月DAC上进一步升级，推出自验证长时运行智能体，实现跨工具自主推理、执行与结果闭环校验。
Questa One智能体工具包已覆盖五大核心场景，包括RTL代码自动生成与修复、Lint检查自动配置与优化、时钟域交叉验证自动收敛、验证计划自动生成、调试根因智能分析。联发科技实测显示，工程师仅需数小时即可熟练上手，原本需数天完成的任务可大幅压缩，甚至能掌握通常需数周培训的工作流，“不仅弥补了知识缺口，更从根本上加速了我们的业务流程”。
在定制IC领域，Solido特征化套件智能体实现了10倍工作流提速与10倍Token成本下降。工程师仅需通过自然语言下达指令，系统即可自主完成配置、仿真、调试与全流程验证。“工程师设定目标后合上电脑，醒来就能获得具备签核质量的单元库与完整审计轨迹。”Ankur Gupta介绍道。
自验证智能体落地，工程师"睡觉去"，AI来完成
就在刚刚过去的7月，西门子在短短两天内连续完成两起收购，法国公司Defacto聚焦自动化SoC设计创建与集成；美国AI原生初创公司Precision主攻芯片级快速PPA估算，已与谷歌、OpenAI等行业巨头开展合作。这两起收购进一步补强了从前端架构到快速收敛的全流程能力。而本次沟通会上最受关注的技术成果莫过于西门子EDA与英伟达联合推出的“自验证智能体AI工作流”。这套系统建立在2025年7月发布的Fuse EDA AI Agent系统之上，让AI智能体不仅能够自主执行任务，还能通过基于物理模型的EDA引擎持续验证决策结果。
“工程师可以告诉AI系统：我要睡觉了，完成这个任务，验证它、调试它、修复所有问题，不要问我，自己解决。”Ankur Gupta如此描述未来的芯片设计模式。
智能体能力的规模化落地，离不开西门子与NVIDIA的全栈深度协同。双方从底层算力到上层模型形成深度绑定，共同构建起五层技术架构。最底层是NVIDIA加速计算硬件与CUDA-X库，之上依次是Nemotron大模型推理层、基于NeMo Gym的智能体优化层、OpenShell安全编排层，最顶层是西门子经过数十年验证的原生EDA物理引擎。
半导体与PCB设计是全球最复杂的工程挑战之一，AI智能体需要可信的工具来推理、行动并验证工作，西门子将EDA软件与NVIDIA加速计算、AI软件及Nemotron开源模型结合，打造出的自验证智能体工作流，既能提升设计质量，也能加快结果交付节奏。
硬件层面，Veloce proFPGA CS系统可实现上万倍验证提速，数天内完成数万亿周期仿真，支撑AI芯片与Chiplet架构的大规模预硅验证。Arm最新发布的AGI CPU，正是通过Veloce Strato CS平台在流片前完成了带宽、延迟与功耗目标的大规模验证，并提前数月启动了驱动开发。
AI智能体的引入，正在重塑EDA工程师的工作方式。这也带来一个核心议题：当AI可以代为执行大量基础性工作时，工程师的价值何在？
“智能体既不是要替代核心引擎，也不是要替代工程师，其核心价值在于提升工程师的生产力。”Lincoln Lee表示，未来工程师无需死记硬背工具指令，培训重心将转向专业判断力——如何定义任务、评估输出质量、在关键节点做出专业决策。
在他看来，工具普及只会拉高行业竞争门槛，当人人都能设计出能工作的IC时，谁能打造出有商业竞争力的差异化芯片，才是胜负的关键。人人皆可设计的时代，如何打造出独特且有价值的产品，反而对工程师提出了更高的门槛。
行业数据印证了人才缺口的长期趋势。据预测，到2030年全球半导体行业工程师需求约100万，EDA行业缺口约6000至7000人。Ankur Gupta表示，AI主要帮助初级工程师快速成长、中级工程师提升效率，整体行业的人员需求仍在持续上升。
凌琳也强调，AI的出现有望填补人才缺口，但这绝不意味着人类不再被需要，更不是“硅基智能”完全取代“碳基智慧”。真正困难的专业判断、物理层面的深度理解，依然离不开人的参与。
开放生态+本地部署，构筑数据安全边界
在AI时代，数据安全是EDA客户最敏感的关切。面对行业普遍关心的数据安全与生态兼容性问题，西门子EDA给出的答案是本地部署+框架中立。
“Fuse系统部署在客户本地环境中，EDA软件完全在客户自有网络内运行，我们不存储客户数据。”Ankur Gupta明确表示，第三方工具生成的日志与结果均保留在客户侧，绝不会回传西门子EDA。系统同时支持“自带模型”（BYOM）模式，客户可在自有安全环境内完成数据训练与微调。
在架构上，西门子EDA通过MCP（模型上下文协议）实现框架中立，兼容GitHub Copilot、Claude Code、Cursor等主流编码工具与VS Code等IDE，客户可自由混搭西门子EDA与第三方技术栈，保护既有投资。
Lincoln Lee观察到，头部大客户普遍拥有自建AI平台，“他们希望我们的工具能与其内部平台无缝集成，而不是相互割裂。这正是我们差异化优势的体现”。
此外，中国拥有超过3000家无晶圆厂芯片公司，贡献了全球超过50%的半导体电子产品。面对这一市场，西门子EDA采取了"全球化产品+本地化服务"的双管齐下策略。
“西门子EDA提供给中国客户的产品组合与全球完全一致。中国客户的需求呈现两大特点，一是在成熟市场上追求更卓越的性能和更高的成本效益；二是对本地大模型适配的强烈需求。”针对中国市场对本土大模型的适配需求，凌琳强调，Fuse系统是开放的，支持通过MCP扩展接入本地模型，实现定制化应用。西门子EDA采取双管齐下的策略，一方面同步全球最新产品能力，另一方面依托本地工程团队与客户共同探索场景落地。
总结而言，2026年西门子EDA Forum传递出一个核心信号，EDA行业正从"AI辅助"迈向"AI原生"的产业拐点。西门子EDA凭借与NVIDIA的深度合作、覆盖全产品线的Fuse智能体系统、严格的客户数据隔离机制，以及"极速引擎、智能执行、可信结果"三大支柱，试图在这一拐点中占据先发优势。
但正如凌琳所言，技术落地的关键在于工程化应用。AI原生EDA能否真正将芯片设计周期从18个月压缩至9个月，能否在可信结果与创新效率之间找到平衡，仍需市场检验。在半导体行业向1.5万亿美元冲刺的征途上，人才、技术与方法论的协同演进，将是决定这一愿景能否落地的关键。
